Résumé
|
Les
technologies mémoires 1.5Tr proposent des améliorations
non négligeables
en termes de performance et de fiabilité pour les
microcontrôleurs visant les
marchés florissants de l’automobile et de l’internet des objets.
Dans cette
thèse, une mémoire unique en son genre et innovante
basé sur un transistor de
sélection vertical et enterré et appelé «
embedded Select Trench Memory » (eSTM)
est présenté. Après un état de l’art
concis, un chapitre est consacré à la
présentation d’outils pour améliorer la
caractérisation et l’analyse du
transistor mémoire unitaire ou intégré dans une
macrocell. Plus précisément des
outils pour analyser les bitmaps des macrocell sont proposés
afin d’évaluer et d’optimiser
la fiabilité et la variabilité de la mémoire. Ces
outils sont ensuite utilisés
dans un chapitre sur la performance et la fiabilité
intrinsèque de l’eSTM. Le
mode de programmation résultant de la topologie de la cellule
est décrit afin
de comprendre les dépendances du mécanisme de
programmation et les moyens de
l’optimiser. L’amélioration de la fiabilité de l’oxyde
tunnel est aussi étudié
en tant que clé de la performance en cyclage et en
rétention de l’eSTM. Enfin
les limites et avantages de la miniaturisation de l’eSTM sont
discutés. Dans le
chapitre suivant, la variabilité extrinsèque de l’eSTM
est étudiée sur la
macrocell. Chacune des sources de variabilité est
évaluée pour extraire leurs
origines liées soit au procédé de fabrication ou
au design du microcontrôleur. Ce
chapitre se clôt sur la relation entre la fiabilité et la
variabilité de la
cellule mémoire. L’importance de l’étude statistique par
des moyens adéquats
comme la macrocell est mise en valeur par le lien direct de cause
à effet entre
la variabilité et la fiabilité ce qui peut affecter la
fiabilité du produit, et
donc sa durée de vie ou son rendement.
|
