Résumé
|
Les
réseaux
de neurones artificiels sont
particulièrement intéressants pour les
implémentations CMOS VLSI car chaque
élément parallèle (neurone ou synapse) est
relativement simple, permettant
l'intégration complète de grands réseaux sur une
seule puce. Les multiplieurs,
la fonction non-linéaire et sa dérivée sont des
éléments clés essentiels dans
le traitement du signal analogique et notamment dans la mise en œuvre
VLSI
analogique de réseaux neuronaux artificiels. Les principales
conditions de ce
type de circuits sont les suivantes : une faible surface de
Silicium et
une faible consommation électrique. Pour valider notre approche,
nous avons
choisi comme type d’application, la classification de cellules
cancéreuses
(malignes ou bénignes) du sein. Le réseau de
neurones étudié dans cette thèse est
basé sur l'architecture Multi-Layer Perceptron,
formé par la rétro-propagation.
L'objectif
principal est de trouver les meilleurs
compromis et optimisations pour réaliser des circuits dans une
technologie
mature CMOS 130 nm afin d’avoir le coût le plus faible possible.
Après avoir
choisi le meilleur algorithme (le plus simple et efficace) pour une
implémentation
VLSI simple, nous avons défini une architecture analogique
efficiente. Enfin
les briques de base ont été conçues et
réalisées avant l’intégration finale sur
une faible surface de silicium et une faible consommation de puissance.
Pour
vérifier et valider le projet de la puce VLSI avant fabrication,
une
méthodologie de vérification a été
proposée dans cette thèse. Elle nous a
également permis de définir le cahier des charges de la
puce, ainsi que celui
des blocs de base.
|
