Polytech'Lab
Polytech Nice-Sophia - UNS-UCA

Polytech'Lab
Polytech Nice-Sophia, Polytech'Lab
Parc de Sophia Antipolis
930 Route des Colles
06410 Biot
France
Accueil      |      Membres      |      Publications      |      Diaporama       |      Actualités
Thèse soutenue le 10 décembre 2015

Jordan Innocenti
Directeur Thèse EpOC Pascal Masson  -  Jean-Michel Portal (IM2NP)
Titre Conception et procédés de fabrication avancés pour l’électronique ultra-basse
consommation en technologie CMOS 80 nm avec mémoire non volatile
Résumé

L’accroissement du champ d’application et de la performance des microcontrôleurs s’accompagne d’une augmentation de la puissance consommée limitant l’autonomie des systèmes nomades (smartphones, tablettes, ordinateurs portables, implants biomédicaux, …). L’étude menée dans le cadre de la thèse, consiste à réduire la consommation dynamique des circuits fabriqués en technologie CMOS 80 nm avec mémoire non volatile embarquée (e-NVM) ; à travers l’amélioration de la performance des transistors MOS. Pour augmenter la mobilité des porteurs de charge, des techniques de fabrication utilisées dans les noeuds les plus avancés (40 nm, 32 nm) sont d’abord étudiées en fonction de différents critères (intégration, coût, gain en courant/performance). Celles sélectionnées sont ensuite optimisées et adaptées pour être embarquées sur une plate-forme e-NVM 80 nm.
L’étape suivante est d’étudier comment transformer le gain en courant, en gain sur la consommation dynamique, sans dégrader la consommation statique. Les approches utilisées ont été de réduire la tension d’alimentation et la largeur des transistors. Un gain en consommation dynamique supérieur à 20 % est démontré sur des oscillateurs en anneau et sur un circuit numérique conçu avec près de 20 000 cellules logiques. La méthodologie appliquée sur le circuit a permis de réduire automatiquement la taille des transistors (évitant ainsi une étape de conception supplémentaire). Enfin, une dernière étude consiste à optimiser la consommation, la performance et la surface des cellules logiques à travers des améliorations de conception et une solution permettant de réduire l’impact de la contrainte induite par l’oxyde STI.