Résumé
|
Les
applications avancées à base de microcontrôleurs
couvrent de multiples domaines.
L’accroissement du champ d’application des microcontrôleurs
s’accompagne d’une
augmentation de la puissance consommée qui limite l’autonomie
des systèmes nomades.
L’avancée technologique vers des plateformes CMOS à ultra
basse consommation
est un défi majeur pour répondre aux exigences des
marchés nomades et autres
applications émergentes avec mémoires non volatiles
embarquées. Ces mémoires sont
en constante évolution, notamment par la diminution de leur
dimension vers des nœuds
technologiques avancés comme le 40nm et le 28nm. Dans cette
thèse, nous présenterons
une mémoire non volatile innovante appelée eSTM (embedded
Select Trench Memory).
Cette cellule possède un transistor mémoire et un
transistor de sélection vertical.
Ce dernier est un atout essentiel pour l’optimisation de la
consommation de la cellule.
Son architecture permet d’obtenir une mémoire du type 2T en
minimisant la surface
occupée. L’objectif de cette thèse est d’étudier
cette cellule développée sur
une plateforme technologique 40nm et d’identifier les
différentes
problématiques liées à la miniaturisation vers le
nœud technologique 28nm. A
travers la modélisation, la caractérisation
électrique et les calculs théoriques,
nous verrons qu’il est possible de trouver des solutions
d’intégration
notamment avec l’adaptation des divers implants et des dimensionnels du
transistor mémoire. La réduction des paramètres
dimensionnels peut engendrer de
nouvelles architectures, comme la cellule à recouvrement. Cette
optimisation de
la cellule eSTM fera également l’objet de ces travaux de
thèse.
|
