Polytech'Lab
Polytech Nice-Sophia - UNS-UCA

Polytech'Lab
Polytech Nice-Sophia, Polytech'Lab
Parc de Sophia Antipolis
930 Route des Colles
06410 Biot
France
Accueil      |      Membres      |      Publications      |      Diaporama      |      Actualités
Thèse soutenue le 3 décembre 2019

Jean-Jacques Fagot
Directeur Thèse Polytech'Lab Pascal Masson  -  Damien Deleruelle (IM2NP)
Titre

Développement de nouvelles architectures de sélecteurs pour mémoires non-volatiles embarquées  pour plateformes avancées 28nm

Résumé

Avec la miniaturisation des composants et des technologies toujours plus agressives en termes de dimensions, les mémoires flash font face à des problèmes d’intégration de plus en plus complexes, engendrant des coûts élevés, notamment en 28nm FD-SOI et au-delà. Le marché des mémoires intégrées non-volatiles s’oriente donc vers des solutions novatrices en plein développement, plus attractives en termes de coûts et offrant une grande marge d’évolution. On retrouve notamment les mémoires magnétiques (MRAM), résistives (RRAM) ou encore à changement de phase (PCM). Cependant, la compétitivité de ces mémoires étant directement liée à leur taille et leur coût, l’un des défis majeurs est l’intégration d’un sélecteur à la fois compact, performant et peu coûteux. L’entreprise STMicroelectronics, partenaire de cette thèse, a choisi de s’orienter vers les mémoires de type PCM. Les sélecteurs sont des composants critiques dans le fonctionnement de ce type de mémoires. Dans ce contexte, les travaux de cette thèse s’articulent autour de trois types de sélecteurs pour mémoires PCM : le transistor MOS, la diode, et le transistor bipolaire. Chacun de ces sélecteurs possède ses avantages et ses inconvénients. Le fonctionnement et l’intégration en technologie 28nm FD-SOI de ces sélecteurs est étudié, développé, puis caractérisé, et enfin des axes d’améliorations potentiels sont proposés dans chaque partie.